Verilog -- 參考文獻

Verilog 基本語法 型態 全域變數 基本元件 多樣的寫法 指定 assign always initial 運算式 分枝 迴圈 模組 函數 Task 陣列 輸出入 觀察 真值表 測試程式 訊息顯示 注意事項 模擬程序 硬體工程 程式範例 Xor Xor3 全加器 加法器 加減器 快速加法器 乘法器 ALU 閂鎖器 脈衝偵測 計數器 多工器 暫存器群 記憶體 延遲問題 浮點數 狀態機 程式計數器 CPU0-Mini CPU0 pipeline 工具 QuartusII Icarus Veritek 訊息 相關網站 參考文獻 最新修改 簡體版 English

文章 最新參考 Verilog Coding forLogic Synthesis (讚、有加減乘除法器) — http://zh.scribd.com/doc/55729932/55/Example-4-31Verilog-Code-Using-a-Multiplication-Operator Understanding Verilog Blocking and Nonblocking Assignments (讚！推薦！超經典) http://www.sutherland-hdl.com/papers/1996-CUG-presentation_nonblocking_assigns.pdf Verilog Coding Styles – Synthesis Related - 南港IC設計育成中心：針對 RTL 與 Gate 轉換可能不一致的錯誤進行觀念說明與範例解析 (讚！) http://www.nspark.org.tw/webfiles/verilog_coding_style-fina_20080818l.pdf Verilog 中的 <= 與 = 最好不要在同一個 block 中並用 http://www.asic-world.com/verilog/vqref1.html 真 OO无双:電路設計相關 Verilog — http://www.cnblogs.com/oomusou/category/84456.html Quartus II — http://www.cnblogs.com/oomusou/category/106930.html NIOS II — http://www.cnblogs.com/oomusou/category/106931.html DE2-70 — http://www.cnblogs.com/oomusou/category/149442.html DE2 — http://www.cnblogs.com/oomusou/category/110932.html uCOS II — http://www.cnblogs.com/oomusou/category/107216.html 紙本書：(原創) Verilog入門書籍推薦：Verilog數位電路設計範例寶典(基礎篇) (IC Design) (Verilog) Tips to Optimize your Verilog HDL code — http://www.inno-logic.com/resourcesTips.html Bucknell Handbook on Verilog HDL — http://hdlplanet.tripod.com/verilog/verilog-manual.html Altera 11. Recommended HDL Coding Styles — http://www.altera.com/literature/hb/qts/qts_qii51007.pdf EE 254:Verilog Tutorial (PDF) , Dr. D. K. Blandford 史丹利部落格:Verilog 電子書 http://www.freebookcentre.net/Electronics/Verilog-Books-Download.html Introduction to Verilog (PDF 31p) Verilog Tutorial (PDF 227p) (讚！推薦！) Handbook on Verilog HDL (PDF 32p) The Verilog Golden Reference Guide (PDF 151p) The Verilog Language (PDF Slides 80p) (讚！推薦！) Wikipedia:Programmable Logic/Verilog http://en.wikibooks.org/wiki/Programmable_Logic/Verilog A Verilog HDL Test Bench Primer (Application Note) http://people.ece.cornell.edu/land/courses/ece5760/Verilog/LatticeTestbenchPrimer.pdf http://en.wikipedia.org/wiki/Verilog Verilog 2001 教學(第一章)，部分引用於Wiki — http://tw.myblog.yahoo.com/likeyoufacejang/article?mid=2451 http://www.altera.com/support/examples/verilog/verilog.html Whats New in Verilog 2001 Part-II http://www.asic-world.com/verilog/verilog2k2.html array initialization [1a] (system-verilog) http://www.cadence.com/community/forums/T/9236.aspx 導引文章 (原創) 深入探討blocking與nonblocking (SOC) (Verilog) (筆記) 如何使用blocking與nonblocking assignment? (SOC) (Verilog) (原創) 由C語言學習Verilog的思維轉換 (C/C++) (C) (IC Design) (Verilog) (原創) 給對電機領域有興趣的學弟學妹建議 (IC Design) (C/C++) (C) (Verilog) (原創) wire與reg的差異? (初級) (IC Design) (Verilog) (原創) 硬體是如何加速軟體呢? (IC Design) (Verilog) (原創) 深入探討DE2-70的『Error：Can't place pins assigned to pin location Pin_AD25 (IOC_X95_Y2_N1)』錯誤訊息的原因與解決方式 (SOC) (Quartus II) (DE2-70) (Tcl) (筆記) 如何對一變數指定某一個bit的值? (SOC) (C/C++) (Verilog) (原創) 如何將RTL產生netlist後讓其他人作synthesis? (SOC) (ISE) (原創) 多工器MUX coding style整理 (SOC) (Verilog) (Quartus II) (原創) 如何設計一個數位相框? (SOC) (Quartus II) (SOPC Builder) (Nios II) (TRDB-LTM) (DE2-70) (原創) 如何設計一個SD卡Wav Player? (SOC) (Quartus II) (SOPC Builder) (Nios II) (DE2-70) (原創) 如何自己用SOPC Builder建立一個能在DE2-70上跑μC/OS-II的Nios II系統? (SOC) (Nios II) (μC/OS-II) (DE2-70) (原創) timing中的slack是什麼意思? (SOC) (Quartus II) (筆記) fmax的計算公式 (SOC) (Quartus II) (原創) 如何處理signed integer的加法運算與overflow? (SOC) (Verilog) (轉貼) 使用DE1執行DOS 6.22與Windows 3.0 (News) (SOC) (DE2) (DE2-70) (筆記) 如何將參數從Verilog傳到C? (SOC) (Verilog) (Verilog PLI) (原創) 如何使用C開發Verilog System Task/Function? (SOC) (Verilog) (Verilog PLI) (原創) 如何讀取/寫入文字檔? (IC Design) (Verilog) VHDL The VHDL Cookbook, First Edition , Author : Peter J. Ashenden, School of Computer Science, University of Adelaide , Publication Date : July 1990 Facebook 留言 Facebook Wikidot Post preview: Close preview or Sign in as Wikidot user (will not be published) - + Help: wiki text quick reference 授權 本網頁的作者、授權與引用方式 作者 陳鍾誠，於金門大學資訊工程系，電子郵件：wt.ude.uqn|ccc#wt.ude.uqn|ccc，網站：http://ccckmit.wikidot.com。 授權 本文採用創作共用 (Creative Common) 3.0 版的 姓名標示─非商業性─相同方式分享 授權條款，歡迎轉載或修改使用，但若做為商業使用時必須取得授權，引用本文時請參考下列格式。 中文版 (APA格式) 陳鍾誠 (21 Nov 2011 06:30)，(網頁標題) Verilog — 參考文獻，(網站標題) 陳鍾誠的網站，取自 http://ccckmit.wikidot.com/ve:ref ，網頁修改第 27 版。 英文版 (APA格式) Chung-Chen Chen (21 Nov 2011 06:30), Retrieved from http://ccckmit.wikidot.com/ve:ref , Page Revision 27.