正反器 (Flip-Flop)

數位邏輯

簡介

邏輯閘

加法器

閂鎖器

脈衝偵測

正反器

暫存器

相關課程

計算機結構

Altera

Quartus

VHDL

Verilog

系統程式

訊息

相關網站

參考文獻

最新修改

簡體版

English

儲存一位元的電路

使用 NOR 閘

SR 栓鎖

S R Q(t+1) Q'(t+1) 說明
0 0 Q(t) Q'(t) 維持狀態
0 1 0 1 重設 Reset
1 0 1 0 設定 Set
1 1 0 0 不合法,應避免
220px-R-S_mk2.gif

有 Enable 的 SR 栓鎖

300px-SR_%28Clocked%29_Flip-flop_Diagram.svg.png

邊緣處發 JK 正反器

JK Flip-flop : http://www.electronics-tutorials.ws/sequential/seq_2.html

seq14.gif

主從式 D 正反器

220px-Negative-edge_triggered_master_slave_D_flip_flop.png

使用 NAND 閘

S' R' Q(t+1) Q'(t+1) 說明
0 0 Q(t) Q'(t) 不合法,應避免
0 1 0 1 設定 Set
1 0 1 0 重設 Reset
1 1 0 0 維持狀態
220px-SR_Flip-flop_Diagram.svg.png

Facebook

Unless otherwise stated, the content of this page is licensed under Creative Commons Attribution-NonCommercial-ShareAlike 3.0 License