計算機結構 -- 速度的議題

計算機結構 電腦的歷史 電腦硬體概論 設計的層次 算術單元 暫存器 控制單元 中央處理器 輸出入 記憶體 速度與效能 管線處理 平行處理 電腦系統 投影片下載 家庭作業 Verilog 全加器 加法器 加減器 快速加法器 乘法器 ALU 閂鎖器 脈衝偵測 計數器 多工器 暫存器群 記憶體 延遲問題 浮點數 狀態機 程式計數器 CPU0-Mini CPU0 CPU0 處理器 程式計數模組 記憶體 指令提取單元 跳躍指令 控制單元 CPU0-Mini CPU0-Block 相關課程 數位邏輯 計算機結構 Quartus II Verilog 系統程式 訊息 相關網站 參考文獻 最新修改 簡體版 English

文章 處理器效能 CPU 時間 = CPU 執行一個指令所需的時脈週期 / 時脈頻率 CPI = CPU 執行一個指令所需的時脈週期 / 指令數 CPU 時間 = 指令數 * 每個指令週期數 * 時脈週期時間 安達荷定理 (Amdahl's Law) 改善一系統的某部分以提升效能之時，其改善程度會受限於「該部分所佔的時間比率」。 (1) \begin{align} S = \frac{1}{(1-f)+f/k} \end{align} S : 整體系統的改善比率。 f: 改善部分的比率。 k: 該部分系統改善後的效能增加倍數。 RISC 精簡指令集電腦 使用管線 (Pipeline) 讓電腦加速 管線 CPI = 理想管線 CPI + 結構暫停值 + 資料違障暫停值 + 流程控制暫停值 動態排程 Tomasulo 演算法 利用快取增加速度 目錄性快取一致性協定 記憶體階層 (Memory Hierarchy) 記憶裝置 SRAM DRAM 磁碟機 分頁式虛擬記憶體 TLB : Translate Look aside Buffer 輸出入系統 RAID : 磁碟陣列 Facebook 留言 Facebook Wikidot Post preview: Close preview or Sign in as Wikidot user (will not be published) - + Help: wiki text quick reference 授權 本網頁的作者、授權與引用方式 作者 陳鍾誠，於金門大學資訊工程系，電子郵件：wt.ude.uqn|ccc#wt.ude.uqn|ccc，網站：http://ccckmit.wikidot.com。 授權 本文採用創作共用 (Creative Common) 3.0 版的 姓名標示─非商業性─相同方式分享 授權條款，歡迎轉載或修改使用，但若做為商業使用時必須取得授權，引用本文時請參考下列格式。 中文版 (APA格式) 陳鍾誠 (22 Nov 2011 05:51)，(網頁標題) 計算機結構 — 速度的議題，(網站標題) 陳鍾誠的網站，取自 http://ccckmit.wikidot.com/co:speed ，網頁修改第 13 版。 英文版 (APA格式) Chung-Chen Chen (22 Nov 2011 05:51), Retrieved from http://ccckmit.wikidot.com/co:speed , Page Revision 13.