計算機結構:輸出入

計算機結構

電腦的歷史

電腦硬體概論

設計的層次

算術單元

暫存器

控制單元

中央處理器

輸出入

記憶體

速度與效能

管線處理

平行處理

電腦系統

投影片下載

家庭作業

Verilog

全加器

加法器

加減器

快速加法器

乘法器

ALU

閂鎖器

脈衝偵測

計數器

多工器

暫存器群

記憶體

延遲問題

浮點數

狀態機

程式計數器

CPU0-Mini

CPU0

CPU0 處理器

程式計數模組

記憶體

指令提取單元

跳躍指令

控制單元

CPU0-Mini

CPU0-Block

相關課程

數位邏輯

計算機結構

Quartus II

Verilog

系統程式

訊息

相關網站

參考文獻

最新修改

簡體版

English

  1. 匯流排 — BUS, 匯流排 (總線) 的角色與設計方式。
  2. CPU、匯流排與輸出入
  3. 專用輸出入指令
  4. 記憶體映射出輸入
  5. 輪詢
  6. 中斷

Facebook

Unless otherwise stated, the content of this page is licensed under Creative Commons Attribution-NonCommercial-ShareAlike 3.0 License