加減器設計
計算機結構電腦的歷史電腦硬體概論設計的層次算術單元暫存器控制單元中央處理器輸出入記憶體速度與效能管線處理平行處理電腦系統投影片下載家庭作業Verilog全加器加法器加減器快速加法器乘法器ALU閂鎖器脈衝偵測計數器多工器暫存器群記憶體延遲問題浮點數狀態機程式計數器CPU0-MiniCPU0CPU0 處理器程式計數模組記憶體指令提取單元跳躍指令控制單元CPU0-MiniCPU0-Block相關課程數位邏輯計算機結構Quartus IIVerilog系統程式訊息相關網站參考文獻最新修改簡體版English |
專案下載:全加器 — FullAdder.zip 設計 |
page revision: 6, last edited: 09 Mar 2012 08:55
Post preview:
Close preview