Altera Quartus II + ModelSim

電路設計

基本操作

基礎元件

加法器

注意事項

教學影片

觀察方法

DE2-70 板

LED 與開關

七段顯示器

Clock 時脈

程式計數器

跳躍指令

CPU0-Mini

UART

訊息

相關網站

參考文獻

最新修改

簡體版

English

專案下載:AlteraAndOrTest.zip

簡介

我們使用的開發工具是 Altera 的 Quartus II 第 11 版,此軟體在第 10 版時進行了一次較大的更動,最重要的是取消了波型編輯器 (Wave Editor),強所有使用者都必須改用 Altera ModelSim 進行測試。雖然筆者不太能認同 Altera 的這種強制的做法,因為這會造成初級使用者相當大的困擾,但是在使用過 ModelSim 之後,也確實感覺到用撰寫 Verilog 測試檔的方式進行測試,比起用波型編輯器要更有彈性,也更能有效控制整個測試的過程 (只是對於簡單的問題而言,這樣做確實麻煩了一些)。

專案建立

選擇:File/New/New Quartus II project 即可建立之。

方塊圖

選擇:File/New/Design Files/Block Diagram(Schematic Files) 即可建立之。

TestBlockDiagram.jpg

測試檔案

選擇:File/New/Design Files/Verilog HDL file 即可建立之。

`timescale 1ns/10ps

module AndOrTest;
reg AA;
reg BB;
wire CC, SS;

AndOr DUT (.A(AA), .B(BB), .Carry(C), .Sum(SS));

initial
begin
  AA = 0;
  BB = 0;
end

always #50 AA=AA+1;
always #100 BB = BB+1;

endmodule

設定

  • 設定模擬工具路徑:在 Tools/Options/General/EDA Tools Options 中,設定 ModelSim-Altera 的路徑 (筆者電腦中的路徑是 C:\altera\11.0\modelsim_ase\win32aloem)。
  • 設定模擬工具:在 Assignments/Setting/EDA Tool Settings/Simulation 中,設定下列欄位
    • Tool name = ModelSim-Altera
    • Format for output netlist = Verilog HDL
    • Time Scale = 10us
    • Output Directory 預設為 simulation/modelsim
    • Compile Test Bench 設定 Test Bench
      • 您必需先按下 TestBench 钮,然後用 New 建立 Test Bench ,以本範例為 AndOrTest)。
ModelSimSetting.jpg
TestBenchSetting.jpg

測試結果(波形)

最後您只要按下 Processing/Start Compilation ,然後 Quartus II 就會在編譯成功後會直接呼叫 ModelSim 以顯示波形視窗 (但必須注意的是,Quartus II 不會自動調整視窗顯示的波形範圍,您可以按數字鍵盤中的 +/- 鍵,進行「拉近/拉遠」的動作,以下是我們將波形縮放至合適比例後的顯示結果)。

注意:如果有任何錯誤,則可能不會顯示波形視窗,此時請根據錯誤訊息更正後再重新按下 Processing/Start Compilation 即可。

TestWave.jpg

Facebook

Unless otherwise stated, the content of this page is licensed under Creative Commons Attribution-NonCommercial-ShareAlike 3.0 License